長船 🗨️🐲
@s_osafune
Followers
3K
Following
421
Media
4K
Statuses
157K
いただきますの合掌を欠かさない敬虔な仏教徒として日々を過ごす千早Ｐもついに20年目になりました。最近は専らAI SBCやってます
新大阪市
Joined January 2009
作ったものスイッチサイエンスで委託販売してます
switch-science.com
Raspberry Pi、M5Stack、Arduinoなどの主たる正規代理店を務めるスイッチサイエンスは、電子回路モジュールを開発、製造、輸入、販売しています。平日は14時までのご入金で当日発送します。
0
12
34
何かバルク転送のデータが欠落するなあと思って調べてみたらPID_OUTパケットに無条件でPID_ACKパケット返してるぞこいつ。エンドポイントバッファ溢れとるやんけ（
0
0
0
CH552EのUSB-Blasterクローンは3.3V 12MHz駆動かあ。SPI使ってないから1クロック4命令で最速3Mbps。これにUSB通信とメモリ転送のオーバーヘッド加えると、FT234XD使ったusjtagの1.5Mbpsとだいたい同じかちょっと遅いぐらいだなあやっぱり。
0
0
0
ESNのリザバー層結合、どうも確率的スパースである必要はないっぽい。全結合でも精度は出るので、計算量削減目的なら固定パターンでのスパースでもいい？
0
0
2
0.8mmピッチBGAでパッド径φ0.29だと4milルールで2本通せる。パッド径φ0.35だとJLCのBGA内限定3.5milルールであれば2本通せる。あとはφ0.35の両端を0.03mm削って0.35×0.29の小判型パッドにするか。うーん
0
0
0
生成AIのプロント作業にどうにも既視感あったけどわかった。これFPGAの配置配線を延々リトライしてるのとおんなじだ。Design Space Explorerくれ
0
0
0
特にビルドアップ基板だとハンダ面のパスコンを事細かに計算しても内層ドリルビアの取り回しとビルドアップ層のGNDやレーザービアの抜き方ひとつであっさり水泡に帰すので、1000ピン級FCBGAみたいなやつはちゃんとシリコンキャパシタ積んどけって呪詛を送ったりする
0
0
1
MLCCの容量については定期的に再検討するものの、0.1uF＋0.01uFで間に合わない領域だとそもそもESRを優先して考慮すべき事項が他にある、という結論に毎度至るんよ
0
1
9
うーん。ライセンスセンターでリクエストできるNiosV /g,/m,/cってライセンスが全部別だからQuesta含め4回生成しないと有効期間が更新されないな。Agilex5E/3C含めると5回ぽちぽちやらんといかん。めんどくせえ
0
0
3